

(51)Int.Cl. ⁷	識別記号	F I	テマコード(参考)	
G 0 2 F 1/1368		C 0 2 F 1/136	5 0 0	
1/133	5 5 0	1/133	5 5 0	
1/1333	5 0 0	1/1333	5 0 0	
H 0 1 L 21/20		H 0 1 L 21/20		
29/786		29/78	6 1 2 B	
審査請求 有 発明の数 4 O L (全 6 頁) 最終頁に続く				

(21)出願番号	特願2000-227534(P2000-227534)	(71)出願人	000005108
(62)分割の表示	特願平11-126720の分割		株式会社日立製作所
(22)出願日	昭和62年6月10日(1987.6.10)		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	青山 隆
			茨城県日立市久慈町4028番地 株式会社日立製作所日立研究所内
		(72)発明者	小西 信武
			茨城県日立市久慈町4028番地 株式会社日立製作所日立研究所内
		(74)代理人	100075096
			弁理士 作田 康夫
		最終頁に続く	


(54)【発明の名称】 液晶表示装置

(57)【要約】

【課題】高性能・高画質の液晶表示装置を提供すること。

【解決手段】ガラス基板上に表示部及び駆動回路部を有する液晶表示装置で、駆動回路部のクロック周波数が1MHz以上であり、表示部は、複数の画素により構成され、各画素は少なくとも1つの薄膜トランジスタ有しており、この駆動回路部により表示部の駆動を行う構成。

図 1



4…基板 5…表示部 8…駆動回路 9…マルチプレクサ
10…マトリクススイッチ 11…高速シフトレジスタ

【特許請求の範囲】

【請求項1】ガラス基板上に表示部及び駆動回路部を有する液晶表示装置であって、
前記駆動回路部のクロック周波数が1MHz以上であり、
前記表示部は、複数の画素により構成され、各画素は少なくとも1つの薄膜トランジスタを有しており、
前記駆動回路部により前記表示部の駆動を行う液晶表示装置。

【請求項2】前記駆動回路部は、複数の薄膜トランジスタを有しており、
該駆動回路部の薄膜トランジスタの能動層が{111}を主たる配向とする多結晶シリコンである請求項1の液晶表示装置。

【請求項3】前記表示部は、複数の走査配線と、これら複数の走査配線に交差して形成された複数の信号配線と、これらの配線のそれぞれの交点に対応して形成された薄膜トランジスタと、該薄膜トランジスタに接続された画素電極とを有して構成された請求項1又は2の液晶表示装置。

【請求項4】前記ガラス基板は、歪温度が約640℃である請求項3の液晶表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は液晶表示装置に係り、特に、液晶などを用いたアクティブマトリクス方式の表示装置に関する。

【0002】

【従来の技術】近年、液晶を表示に用いるディスプレイなどでは、各画素の液晶を駆動するために、各画素ごとに薄膜トランジスタ(Thin Film Transistor: 略してTFT)を形成するアクティブマトリクス(Active Matrix: 略してAMX)方式が用いられている。このディスプレイ用基板としては、普通、ガラス基板が使用されるため、ディスプレイを製作するためのプロセス温度が約640℃以下に制限される。このため、とりわけ、TFTの能動層を多結晶シリコン(Polycrystalline Silicon: 略してPoly-Si)中に形成する場合、減圧CVD(LP-CVD)法などによるPoly-Siの堆積温度も制約されてしまう。この制約の下に膜の堆積温度を最高プロセス温度近くまで上げることにより、Poly-Siの結晶性を上げ、Poly-Siの粒径を大きくし、TFTのキャリア移動を上げる試みがなされている。この例としては、日経エレクトロニクス1984.9.10 P211(堆積温度600℃)、第33回応物学会予稿集(1986年春)P544(堆積温度610℃)Japan Display Tech Digest(1986)3, 5(堆積温度630℃)などに記載がある。これらのPoly-Si膜を堆積温度から判断すると(J. Electrochem. Soc., 127, 686(1980), 131, 676(1984)参照)いずれも{1

10}が主たる配向となっていることがわかる。

【0003】

【発明が解決しようとする課題】従来のAMX方式の表示装置では、キャリアの移動度がまだまだ十分でないために、いくつかの問題があった。第一の問題点は、表示部と同一基板上に形成した周辺駆動回路のアドレス時間に長い時間を要していた点である。このため、表示部の画素数をあまり増加させることができず、画質は必ずしも満足なものではなかった。第二の問題点は、表示部のTFTの寸法をあまり縮小できないため、開口率が上がらずにこのことから画質は十分なものではなかった点である。

【0004】本発明の目的は、高性能・高画質の液晶表示装置を提供することにある。

【0005】

【課題を解決するための手段】本発明の液晶表示装置によれば、通常ガラス基板上に、マトリクス状に配置された複数の薄膜半導体素子と、この複数の薄膜半導体素子のそれぞれに接続された複数の画素電極を有する。通常ガラス基板上には、薄膜半導体素子の能動層として{111}を主たる配向とする多結晶シリコン膜が形成される。

【0006】初めに、{111}を主たる配向とするPoly-Si TFTが他の配向のPoly-Si TFTに比べキャリアの移動度が大きい理由を述べる。図2はPoly-Siの粒界近くにできる空乏層とバンド構成の様子を示す。図2(a)は{111}配向のPoly-Siを、図2(b)は他の配向のPoly-Siを示す。単結晶シリコンと酸化膜との界面における表面電荷密度は{100}, {110}, {111}の結晶方位順に増加することが知られている(Appl. Phys. Lett., 8, 31(1966)参照)。この電荷密度の考え方は、Poly-Si表面とゲート酸化膜との界面だけでなく、Poly-Si中の酸素が結晶粒界に偏析することから、結晶粒界についてもあてはまる。従って、基板と垂直方向(図2では上下方向)では、粒界付近にできる空乏層は{100}配向, {110}配向, {111}配向の順で相対的に広がる。反対に、キャリアの走行方向(図2では左右方向)では、粒界付近にできる空乏層は{100}配向, {110}配向, {111}配向の順で相対的に狭くなる。従って、粒界に生じる電位障壁は、キャリアの走行方向では、{100}配向, {110}配向, {111}配向の順で相対的に低くなる。Poly-Siのキャリアの移動度は粒界付近に生じる電位障壁の高さで決まる。よって、{111}を主たる配向とするPoly-Si TFTは、相対的に、他の配向のPoly-Si TFTよりキャリアの移動度が大きくなることがわかる。

【0007】このようにキャリアの移動度が大きい{111}を主たる配向とするPoly-Si TFTを用いて、表示部を形成すると、表示部の画素数を増やせる。

【0008】また、{111}を主たる配向とするPoly-Si TFTを、表示部のアクティブマトリクスに用いることにより、開口率を上げられる。

【0009】

【発明の実施の形態】液晶表示装置(LCD)の基本的な構成を図6に示す。

【0010】マイクロプロセッサ(図示せず)等の外部からの信号は、コントロール回路104に輸入される。表示情報を記憶するメモリ105やキャラクタ・ジェネレータ(図示せず)等からの表示データ(文字データ)は、コントロール回路104によって管理制御され、走査側駆動回路103、データ側駆動回路102を通して、表示部101に表示される。

【実施例 1】このようにキャリアの移動度が大い{111}を主たる配向とするPoly-Si TFTを用い

$$f_{ad} = \frac{1}{f_p \times N}$$

【0012】とあらわされる。ここで、 f_p はフレーム周波数(通常60Hz)、 N は信号側のライン数である。 T_{ad} は信号回路のTFT特性であり、通常、約10 μ secである。ここで{111}を主たる配向とするPoly-Si TFTを用いて回路を形成すると、キャリア移動度が大きくON特性が優れているため、 T_{ad} を1 μ sec以

$$f_{cp} = f_p \times M$$

とあらわされる。ここで、 M は走査ライン数である。 f_{cp} は、通常、約10KHzであるが、{111}を主たる配向とするPoly-Si TFTを用いれば、 f_{cp} をMHzオーダーまで上げることが可能である。従って、走査側のライン数を2ケタ以上増加させることができる。以上から、表示部の画素 $M \times N$ は、従来法に比べ、3ケタ以上増加させることが可能である。

【実施例 2】次に{111}を主たる配向とするPoly-Si TFTを表示部のアクティブマトリクスに用いることにより、開口率を上げられる点について述べる。開口率は表示部において、透明電極による液晶の駆動可能領域を示し、表示装置の画質の1つの目安である。開口率をある値以上に上げられない理由は、TFTとAl電極が各画素上に存在するからである。TFTのゲート幅 W とゲート長 L は、普通、それぞれ50 μ m、10 μ mなる値である。プロセス加工最小寸法が約10 μ mであることから L の値が決まり、次に、十分なTFTのオン電流を得るために、ゲート幅が決まっている。{111}配向Poly-Si TFTを各画素に用いれば、プロセス加工寸法が現状のままで、ゲート幅を20 μ m以下まで縮小できる。ゲート幅が減少することは、ゲート領域のみならず、ソースとドレイン領域の面積も減少することになる。従って、開口率を従来の約65%から約75%まで増加させることができる。これに、伴い表示部の画質が向上する。なお、TFTの寸法縮小は歩留り向上にもつながる。

て周辺駆動回路を形成すると、表示部5の画素数を増やせる点について述べる。表示装置の駆動回路は、図1に示すように、一般に、走査回路8と信号回路に分けられ、信号回路はマルチプレクサ9、分割マトリクススイッチ10、基板4に外付けする高速シフトレジスタ11から成る。表示部の画素は能動素子たるTFT20と、表示媒質たる液晶および画素電極からなるキャパシタ19とからなり、図示するようにマトリクス状に配列されている。表示部5の画素数は、主として、信号回路のマルチプレクサ9と分割マトリクススイッチ10の特性で決まる。信号側から見た1つの画素当りの書き込み時間 T_{ad} は、

【0011】

【数1】

…(数1)

下に減少させることが可能となる。従って、信号側のライン数 N を1ケタ以上増加させることが可能である。走査回路8に関しては信号回路ほど条件はきびしくないが、クロック周波数 f_{cp} が回路特性のめやすとなり

【0013】

【数2】

…(数2)

【実施例 3】本実施例では、{111}を主たる配向とするPoly-Si TFTの構造と製造方法について述べる。

【0014】図3は、図1に示す表示装置を形成する{111}を主たる配向とするPoly-Si TFTの断面構造を示す。基板4は歪温度約640℃のガラス板である。

【0015】基板4を550℃に保ち、ヘリウムで20%に希釈したモノシランガスを原料として減圧CVD法により膜12を堆積させる。膜厚は1500Åである。次に、 N_2 中、600℃の条件で24時間の熱処理を行う。熱処理後、{111}配向Poly-Si TFT膜12が形成される。ホト・エッチング工程後、常圧CVD法により SiO_2 ゲート絶膜19を1500Å堆積させる。次にゲート電極を形成する。ホト・エッチング工程後、ソース、ドレイン領域13、14のインプラを行う。条件としては、リン(P)を30KeVの電圧で $5 \times 10^{15} \text{cm}^{-2}$ のドーズ量打込む。続いて、リンガラス(Phospho Silicate Glass、略してPSG)16を480℃で5000Å堆積させる。さらに、 N_2 中、600℃の条件で20時間の熱処理を行い、インプラ領域を活性化させる。コンタクト用のホト・エッチング工程の後、Al電極17を6000Åスパッタする。ホト・エッチング工程の後、透明電極であるITO(Indium Titan Oxide)を1000Åスパッタする。ホト・エッチング工程の後、カラーフィルタと偏光膜を備えた他のガラ

基板との間に液晶を封入して表示装置が完成する。本実施例の表示部におけるTFTのチャネル幅、チャネル長はそれぞれ20 μ m、10 μ mである。表示部5のマトリクスにおけるライン数は600 \times 1980である。また、開口率は75%である。本実施例では、図1のキャパシタとなる液晶19を駆動するTFT20を例に説明したが、このようなTFTは、周辺回路、例えば、走査回路8に用いてもよいことは言うまでもない。

〔実施例 4〕図4は、本発明の別の実施例を示す。本実施例では、走査回路8および信号回路18等の駆動回路がすべて基板4に外付けされているため{111}を主たる配向とするPoly-Si TFTを用いて、表示部5のアクティブマトリクスのみを形成した。これにより、実施例2と同様開口率を従来の65%から75%に増加することができた。

〔実施例 5〕図5は本発明の別の実施例を示す。本実施例では{111}を主たる配向とするPoly-Si TFTを用いて、これまで基板4以外の部分に外付けしていた信号回路の高速シフトレジスタ11も表示部5と同一基板に内蔵することができる。

【0016】これにより、本実施例では接続端子数を従来の177本から38本に減らすことができた。

【0017】従来は、TFTの移動度が低い(小さい)ため、同一基板上に高速シフトレジスタ11を表示部5と同一基板上に設けることは困難であった。

〔実施例 6〕本実施例は{111}配向Poly-Siを周辺駆動回路のみに用いる場合を示す。これには、Poly-Si堆積温度を変えて、2度LPCVD層をつける必要がある。はじめにL字型の石英板を周辺回路形成位置においてマスクとし、表示部のTFT形成位置に、600 $^{\circ}$ C、0.6Torrの条件でLPCVD膜を1500Å堆積させる。次に、長方形の石英板を表示部のTFT形成位置に置いてマスクとし、周辺回路形成位置に550 $^{\circ}$ C、0.6Torrの条件でLPCVD膜を1500Å堆積させる。続いて、600 $^{\circ}$ C、24時間の熱処理を行うと、550 $^{\circ}$ Cで堆積させた膜は{111}を主たる配向とするPoly-Si膜となり、600 $^{\circ}$ Cで堆積させた膜は{111}を主たる配向とするPoly-Si膜となる。以後のプロセスは前記と同じである。このような周辺回路のみを{111}配向としたディスプレイは以下の特徴を持つ。すなわち、高速動作を要求される周辺回路は

{111}配向であるため、寸法を小さいままで駆動可能である。

【0018】マトリクス部分のTFTは、{111}配向であるために、寸法を縮小して、開口率を上げることはできないが、オフ電源を減らすことが可能であり、この分だけ、周辺回路による表示部分駆動のための、動作マージンが大きくとれる。

【0019】また、上記実施例中に記載した効果以外に{111}を主たる配向とするキャリアの移動度の高いPoly-Si TFTを用いれば、同一基板上に従来の移動度の低いPoly-Siでは混載できなかった回路までの混載できるため、装置の小型化も図ることができるという効果である。

【0020】上記各図中で、同符号がついている部分は同じ機能を果たす部分である。

【0021】

【発明の効果】本発明によれば、液晶表示装置の画質を向上させることができる。

【図面の簡単な説明】

【図1】本発明の一実施例における表示装置の平面構成図である。

【図2】多結晶シリコンの配向性とバンド構造との関係を示す模式図である。

【図3】本発明の一実施例におけるTFTの断面構成図である。

【図4】本発明の別の実施例における表示装置の平面構成図である。

【図5】本発明のさらに別の実施例における表示装置の平面構成図である。


【図6】本発明の表示装置の全体構成を示す図である。

【符号の説明】

1…結晶粒、2…結晶粒界、3…空乏層、4…基板、5…表示部、6…価電子帯の最大エネルギー位置、7…伝導帯の最大エネルギー位置、8…走査回路、9…マルチプレクサ、10…マトリクススイッチ、11…高速シフトレジスタ、12…{111}を主たる配向とする多結晶シリコン膜、13…ソース、14…ドレイン、15…ゲート電極、16…リンガラス、17…Al電極、18…信号回路、101…表示部、102…データ側駆動回路、103…走査側駆動回路、104…コントロール回路、105…メモリ。


【図1】

図 1




【図2】

図 2




【図3】

図 3




【図4】

図 4




【図5】

図 5



【図6】

図 6



フロントページの続き

(51) Int. Cl.⁷

識別記号

F I
H 0 1 L 29/78

6 2 0

(参考)

(72) 発明者 鈴木 誉也
茨城県日立市久慈町4026番地 株式会社日立製作所日立研究所内

(72) 発明者 宮田 健治
茨城県日立市久慈町4026番地 株式会社日立製作所日立研究所内

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-083549

(43)Date of publication of application : 30.03.2001

(51)Int.Cl.

G02F 1/1368

G02F 1/133

G02F 1/1333

H01L 21/20

H01L 29/786

(21)Application number : 2000-227534

(71)Applicant : HITACHI LTD

(22)Date of filing : 10.06.1987


(72)Inventor : AOYAMA TAKASHI
KONISHI NOBUTAKE
SUZUKI TAKAYA
MIYATA KENJI

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve picture quality by composing a display part of plural pixels, providing each pixel with at least one thin film transistor, and driving the display part by a driving circuit part.

SOLUTION: External signals such as a microprocessor are inputted to a control circuit. Moreover, display data (character data) from a memory storing display information, a character generator, or the like are controlled for management by a control circuit, and displayed on a display part through a scanning side driving circuit and a data side driving circuit. Then, a driving circuit of a display device is divided into a scanning circuit 8 and a signal circuit, and the signal circuit is comprised of a multiplexer 9, a partition matrix switch 10, a fast shift register 11 externally attached to a substrate 4. The pixels of a display part 5 consist of TFTs 20 as active elements, and capacitors 19 comprising a liquid crystal as a display medium and pixel electrodes, and are arranged in a matrix form.



LEGAL STATUS

[Date of request for examination] 24.07.2000

[Date of sending the examiner's decision of rejection] 18.02.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] withdrawal

[Date of final disposal for application] 04.03.2004

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] 2003-004459

[Date of requesting appeal against examiner's decision of rejection] 19.03.2003

[Date of extinction of right]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It is the liquid crystal display which has a display and the actuation circuit section on a glass substrate, the clock frequency of said actuation circuit section is 1MHz or more, said display is constituted by two or more pixels, and each pixel is at least one liquid crystal display which is ***** (ing) and drives said display by said actuation circuit section.

[Claim 2] Said actuation circuit section is the liquid crystal display of claim 1 which is the polycrystalline silicon with which it has two or more thin film transistors, and the active layer of the thin film transistor of this actuation circuit section makes {111} main orientation.

[Claim 3] Said display is claim 1 or the liquid crystal display of 2 constituted by having two or more scan wiring, two or more signal wiring formed by intersecting scan wiring of these plurality, the thin film transistor formed corresponding to each intersection of these wiring, and the pixel electrode connected to this thin film transistor.

[Claim 4] Said glass substrate is the liquid crystal display of claim 3 whose distorted temperature is about 640 degrees C.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to a liquid crystal display, and relates to the display of an active matrix using liquid crystal etc. especially.

[0002]

[Description of the Prior Art] In recent years, on the display which uses liquid crystal for a display, since the liquid crystal of each pixel is driven, the active-matrix (Active Matrix : omitting AMX) method which forms a thin film transistor (Thin Film Transistor : omitting TFT) for every pixel is used. As this substrate for a display, since a glass substrate is used, the process temperature for manufacturing a display is usually restricted to about 640 degrees C or less. for this reason, the case where the active layer of division and TFT is formed into polycrystalline silicon (PolycrystallineSili-con(ing), : omitting Poly-Si) -- reduced pressure CVD (LPCVD) -- the deposition temperature of Poly-Si by law etc. will also be restrained. By raising membranous deposition temperature to near the highest process temperature to the bottom of this constraint, particle size of raising and Poly-Si is enlarged for the crystallinity of Poly-Si, and the attempt which raises carrier migration of TFT is made. As this example, the Nikkei electronics 1984.9.10P211 (deposition temperature of 600 degrees C), collection [of the 33rd Japan Society of Applied Physics institute drafts] (spring of 1986) P544 (deposition temperature of 610 degrees C) Japan Display Tech Digest (1986) 3 and 5 (deposition temperature of 630 degrees C), etc. have a publication. These Poly-Si film is known by that {110} serves as main orientation as for all (J. Electrochem.Soc, 127,686 (1980), 131,676 (1984) reference), judging from deposition temperature.

[0003]

[Problem(s) to be Solved by the Invention] In the display of the conventional AMX method, since the mobility of a carrier was not still enough, there were some problems. The first trouble is a point that the address time amount of the circumference actuation circuit formed on the same substrate as a display had taken long time amount. For this reason, the number of pixels of a display could not be made to increase not much, and image quality was not necessarily satisfactory. Since the second trouble can seldom reduce the dimension of TFT of a display, it is the point which was not enough from this as for image quality, without a numerical aperture increasing.

[0004] The object of this invention is to offer high performance and a high-definition liquid crystal display.

[0005]

[Means for Solving the Problem] According to the liquid crystal display of this invention, it has two or more pixel electrodes usually connected to each of two or more thin film semiconductor devices arranged in the shape of a matrix on a glass substrate, and two or more of these thin film semiconductor devices. Usually, on a glass substrate, the polycrystal silicone film which makes {111} main orientation as an active layer of a thin film semiconductor device is formed.

[0006] Introduction and Poly-SiTFT which makes {111} main orientation The reason nil why the mobility of a carrier is large is explained compared with Poly-SiTFT of other orientation. Drawing 2

shows the situation of the depletion layer made near the grain boundary of Poly-Si, and a band configuration. Drawing 2 (a) shows Poly-Si of {111} orientation, and drawing 2 (b) shows Poly-Si of other orientation. It is known that the surface density of charge in the interface of single crystal silicon and an oxide film will increase in order of the crystal orientation of {100}, {110}, and {111}. (Appl.Phys.Lett.8, 31 (1966) reference). Since not only the interface of a Poly-Si front face and gate oxide but the oxygen in Poly-Si segregates the view of this density of electric charge to the grain boundary, it is applied also about the grain boundary. Therefore, in a substrate and a perpendicular direction (drawing 2 the vertical direction), the depletion layer made in near a grain boundary becomes large relatively in the order of {100} orientation, {110} orientation, and {111} orientation. The depletion layer reversely made in near a grain boundary in the transit direction (drawing 2 longitudinal direction) of a carrier becomes narrow relatively in the order of {100} orientation, {110} orientation, and {111} orientation. Therefore, the potential barrier produced in a grain boundary becomes low relatively in the order of {100} orientation, {110} orientation, and {111} orientation in the transit direction of a carrier. The mobility of the carrier of Poly-Si is decided by the height of the potential barrier produced near a grain boundary. Therefore, as for Poly-SiTFT which makes {111} main orientation, it turns out relatively that the mobility of a carrier becomes large from Poly-SiTFT of other orientation.

[0007] Thus, if the mobility of a carrier forms a display using Poly-SiTFT which makes {111} main orientation, the number of pixels of a display can be increased. [large]

[0008] Moreover, a numerical aperture can be gathered by using for the active matrix of a display Poly-SiTFT which makes {111} main orientation.

[0009]

[Embodiment of the Invention] The fundamental configuration of a liquid crystal display (LCD) is shown in drawing 6.

[0010] The signal from the outside, such as a microprocessor (not shown), is inputted into a control circuit 104. Supervisory control of the indicative data (alphabetic data) from memory 105, a character generator (not shown), etc. which memorizes display information is carried out, it lets the scan side actuation circuit 103 and the data side actuation circuit 102 pass, and is displayed on a display 101 by the control circuit 104.

[Example 1] If the mobility of a carrier forms a circumference actuation circuit using Poly-SiTFT which makes {111} main orientation in this way, the point which can increase the number of pixels of a display 5 will be described. [large] As the actuation circuit of a display is shown in drawing 1, generally, it is divided into a scanning circuit 8 and a signal circuit, and a signal circuit consists of the high-speed shift register 11 which carries out external to a multiplexer 9, the division matrix switch 10, and a substrate 4. The pixel of a display consists of active element slack TFT20 and KYABASHITA 19 which consists of display medium slack liquid crystal and a pixel electrode, and it is arranged in the shape of a matrix so that it may illustrate. The number of pixels of a display 5 is decided mainly by the multiplexer 9 of a signal circuit, and the property of the division matrix switch 10. The write time T_{ad} per [which was seen from the signal side] pixel is [0011].

[Equation 1]

$$T_{ad} = \frac{1}{f_p \times N} \quad \dots \text{ (数 1)}$$

[0012] It can express. Here, it is f_p . Frame frequency (usually 60Hz) and N are the numbers of lines by the side of a signal. T_{ad} -- the TFT property of a signal circuit -- it is -- usually -- about 10microsec it is. If a circuit is formed using Poly-SiTFT which makes {111} main orientation here, since carrier mobility is large and ON property is excellent, it is 1microsec about T_{ad} . It becomes possible to make it decrease below. Therefore, it is possible to make line several N s by the side of a signal increase by 1 or more figures. About a scanning circuit 8, although conditions are not so severe as a signal circuit, a clock frequency f_{cp} serves as ** of a circuit property, and **, and it is [0013].

[Equation 2]

$f_{cp} = f_F \times M$ -- (several 2)

It can express. Here, M is the number of scan lines. Although f_{cp} is about 10kHz, if Poly-SiTFT which makes {111} main orientation is usually used, it can raise f_{cp} to MHz order. Therefore, the number of lines by the side of a scan can be made to increase by 2 or more figures. As mentioned above, as for pixel $M \times N$ of a display, compared with a conventional method, it is possible to make it increase 3 or more figures.

[Example 2] By using for the active matrix of a display Poly-SiTFT which makes {111} main orientation next describes the point which can gather a numerical aperture. In a display, a numerical aperture shows the field of the liquid crystal by the transparent electrode which can be driven, and is one eye and ** of image quality of a display. The reason which cannot gather a numerical aperture beyond a certain value is that TFT and aluminum electrode exist on each pixel. Gate width W and gate length L of TFT are usually a value which becomes 10 micrometers 50 micrometers, respectively. Gate width was decided, in order to decide the value of L , next to acquire sufficient ON state current of TFT, since the process processing lower limit is about 10 micrometers. If {111} orientation Poly-SiTFT is used for each pixel, while the process processing dimension has been the actual condition, gate width can be reduced to 20 micrometers or less. As for gate width decreasing, not only a gate field but the area of the source and a drain field will decrease. Therefore, a numerical aperture can be made to increase from about 65 conventional% to about 75%. The image quality of a display improves in connection with this. In addition, the dimension cutback of TFT leads also to the improvement in the yield.

[Example 3] This example describes the structure and the manufacture approach of Poly-SiTFT which make {111} main orientation.

[0014] Drawing 3 shows the cross-section structure of Poly-SiTFT which makes main orientation {111} which forms the display shown in drawing 1. A substrate 4 is a glass plate with a distorted temperature of about 640 degrees C.

[0015] A substrate 4 is kept at 550 degrees C, and the film 12 is made to deposit with a reduced pressure CVD method by using as a raw material the mono-silane gas diluted with helium to 20%. Thickness is 1500Å. Next, N₂ Heat treatment of 24 hours is performed on 600-degree C conditions inside. The {111} orientation Poly-SiTFT film 12 is formed after heat treatment. It is SiO₂ after a photo etching process and by the ordinary pressure CVD method. 1500Å of gate **** 19 is made to deposit. Next, a gate electrode is formed. IMPURA of the source and the drain fields 13 and 14 is performed after a photo etching process. As conditions, it is the electrical potential difference of 30KeV(s) about Lynn (P), and is dose ***** of $5 \times 10^{15} \text{cm}^{-2}$. Then, 5000Å (Phospho Silicate Glass, omitting PSG) of phosphorus glass 16 is made to deposit at 480 degrees C. Furthermore, N₂ Heat treatment of 20 hours is performed on 600-degree C conditions inside, and an in plastic field is activated. 6000Å spatter of the aluminum electrode 17 is carried out after the photo etching process for contact. 1000Å spatter of the ITO (Indium Titan Oxyde) which is a transparent electrode is carried out after a photo etching process. After a photo etching process, liquid crystal is enclosed between a light filter and other glass substrates equipped with the polarization film, and a display is completed. The channel width of TFT in the display of this example and channel length are 20 micrometers and 10 micrometers, respectively. The number of lines in the matrix of a display 5 is 600x1980. Moreover, a numerical aperture is 75%. Although this example explained to the example TFT20 which drives the liquid crystal 19 used as the capacitor of drawing 1, it cannot be overemphasized that such TFT may be used for the circumference circuit 8, for example, a scanning circuit.

[Example 4] Drawing 4 shows another example of this invention. In this example, since external [of all of a scanning circuit 8 and the actuation circuit of signal circuit 18 grade] was carried out to the substrate 4, only the active matrix of a display 5 was formed using Poly-SiTFT which makes {111} main orientation. Thereby, the numerical aperture was able to be increased to 75% from 65 conventional% like the example 2.

[Example 5] Drawing 5 shows another example of this invention. In this example, the high-speed shift register 11 of the signal circuit which was carrying out external [of {111}] to parts other than substrate 4 until now using Poly-SiTFT made into main orientation can also be built in the same substrate as a

display 5.

[0016] Thereby, in this example, the number of connection terminals was able to be reduced from conventional 177 to 38.

[0017] Conventionally, since the mobility of TFT was low (small), it was difficult to form the high-speed shift register 11 on the same substrate as a display 5 on the same substrate.

[Example 6] This example shows the case where {111} orientation Poly-Si is used only for a circumference actuation circuit. It is necessary to change Poly-Si deposition temperature into this, and to attach a LPCVD layer to it twice. The quartz plate of a L character mold is first used as a mask in a circumference circuit formation location, and they are 600 degrees C and 0.6Torr to the TFT formation location of a display. 1500Å of LPCVD film is made to deposit on conditions. Next, a rectangular quartz plate is put on the TFT formation location of a display, it considers as a mask, and they are 550 degrees C and 0.6Torr to a circumference circuit formation location. 1500Å of LPCVD film is made to deposit on conditions. Then, if 600 degrees C and heat treatment of 24 hours are performed, the film made to deposit at 550 degrees C will turn into Poly-Si film which makes {111} main orientation, and the film made to deposit at 600 degrees C will turn into Poly-Si film which makes {111} main orientation. Future processes are the same as the above. The display which made only such a circumference circuit {111} orientation has the following descriptions. That is, since the circumference circuits of which high-speed operation is required are {111} orientation, while they have been small, they can drive a dimension.

[0018] Although TFT of a matrix part cannot reduce a dimension and cannot gather a numerical aperture since it is {111} orientation, it can reduce an OFF power source and can take the large margin of operation for the display part actuation by the circumference circuit only at this rate.

[0019] Moreover, in Poly-Si with the conventional mobility low on the same substrate, if Poly-SiTFT with the high mobility of the carrier which makes {111} main orientation in addition to the effectiveness indicated in the above-mentioned example is used, since it can load various goods together to the circuit which was not able to be loaded together, it will be the effectiveness that the miniaturization of equipment can also be attained.

[0020] The part which the same sign attaches all over each above-mentioned drawing is a part which achieves the same function.

[0021]

[Effect of the Invention] According to this invention, the image quality of a liquid crystal display can be raised.

[Translation done.]

* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the flat-surface block diagram of the display in one example of this invention.

[Drawing 2] It is the mimetic diagram showing the relation between the stacking tendency of polycrystalline silicon, and band structure.

[Drawing 3] It is the cross-section block diagram of TFT in one example of this invention.

[Drawing 4] It is the flat-surface block diagram of the display in another example of this invention.

[Drawing 5] It is the flat-surface block diagram of the display in still more nearly another example of this invention.

[Drawing 6] It is drawing showing the whole display configuration of this invention.

[Description of Notations]

1 [-- A substrate, 5 / -- A display, 6 / -- The maximum energy location of a valence band,] -- Crystal grain, 2 -- The grain boundary, 3 -- A depletion layer, 4 7 -- The maximum energy location of a conduction band, 8 -- A scanning circuit, 9 -- Multiplexer, 10 -- A matrix switch, 11 -- A high-speed shift register, 12 -- The polycrystal silicone film which makes {111} main orientation, 13 [-- Phosphorus glass, 17 / -- aluminum electrode, 18 / -- A signal circuit, 101 / -- A display, 102 / -- A data side actuation circuit 103 / -- A scan side actuation circuit 104 / -- A control circuit, 105 / -- Memory.] - The source, 14 -- A drain, 15 -- A gate electrode, 16

[Translation done.]

* NOTICES *


JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS

[Drawing 1]


図 1



4…基板 5…表示部 8…走査回路 9…マルチプレクサ
10…マトリクススイッチ 11…高速シフトレジスタ


[Drawing 2]

図 2




[Drawing 3]

図 3




[Drawing 4]

图 4




[Drawing 5]

图 5



[Drawing 6]

图 6



[Translation done.]